Simulação da arquitetura Bip 2 utilizando a linguagem de descrição de hardware Verilog para posteriormente ser aplicado em um FPGA.
OBS.: na apresentação a imagem do arquivo RAM.v está desatualizada. Porém, o código de RAM.v está atualizado.
RonaldLopes/Bip-2
Folders and files
| Name | Name | Last commit date | ||
|---|---|---|---|---|