Bip-2 Simulação da arquitetura Bip 2 utilizando a linguagem de descrição de hardware Verilog para posteriormente ser aplicado em um FPGA. Membros do projeto: Lucas Diniz, Ronald Lopes e Sara Monteiro. OBS.: na apresentação a imagem do arquivo RAM.v está desatualizada. Porém, o código de RAM.v está atualizado.