Skip to content

RoboticsLeon/neorv32

Manejo del procesador NEORV32 en FPGA ICEBreaker

Trabajo progresivo en las siguientes etapas:

  • Conexión e instancia en VHDL para probar funcionamiento.
  • Máquina de estados básica en C para probar puerto GPIO.
  • Teclado alfanumérico vía software.
  • Calculadora hardware con interfaz de entrada software y con registro donde guardar resultados.
  • Driver hardware del teclado matricial para detección de múltiples pulsaciones, registros con operando y resultados, wishbone interconnect para el uso de varios periférico, e interfaz final para usuario pulida.

About

Proyecto de asignatura SEPA donde aprendemos a hacer funcionar el micro softcore de arquitectura RISC-V llamado neorv32 en la placa ICEBreaker. Se realiza un trabajo final de una calculadora hardware, con driver de teclado matricial y interfaz de usuario por la UART comunicando los resultados.

Resources

License

Code of conduct

Contributing

Stars

Watchers

Forks

Releases

No releases published

Packages

 
 
 

Contributors