UART Controller

В данном проекте представлена реализация параметризуемого контроллера UART на языке Verilog HDL.

Данное устройство предназначено для последовательной передачи и приема данных с возможностью настройки скорости передачи, коэффициента семплирования, типа бита четности и количества стоп-битов.

Содержание

• Документация
• Основные возможности
• Используемые ресурсы
• Лицензия

Документация

С документацией работы устройства можно ознакомиться по ссылке: документация.

Основные возможности

• Настраиваемая скорость передачи данных;
• Поддержка нескольких коэффициентов семплирования;
• Поддержка режимов без бита четности, с odd parity и even parity;
• Поддержка одного или двух стоп-битов;
• Интерфейс взаимодействия на основе AXI4-Stream;
• Комплексное тестирование с использованием Verilog testbench;
• Regression-тестирование различных комбинаций параметров через Tcl-скрипт.

Используемые ресурсы

Based on general UART protocol materials and FPGA/RTL design practices.

Used for non-commercial educational purposes.

Лицензия

MIT License.