Práctica realizada en VHDL para realizar un cronómetro con alarma en la FPGA Nexys A7. Proyecto desarrollado para la asignatura Diseño de Sistemas Electrónico con FPGA del Máster de Electrónica Industrial.
AugustoS97/cronometro-vhdl
Folders and files
| Name | Name | Last commit date | ||
|---|---|---|---|---|