每种logic的存储结构

[cairijun]

• Repressilator

  • inputparts

    空

  • outputparts

    三个输出

• Inverter

  • inputparts

    一个输入

  • outputparts

    一个输出

• Toggle switch 1

  • inputparts

    两个，第二个的末尾接一个输出

  • outputparts

    空

• Toggle switch 2

  • inputparts

    两个，第一个为中间基因，调控Output1，第二个为output2

  • outputparts

    output1，受inputparts第一个调控

• Simple logic

  • inputparts

    一个_输出_

  • outputparts

    空

• And gate

  • inputparts

    两个输入

  • outputparts

    一个输出

• Or gate

  • inputparts

    两个，开头分别接两个input，末尾接同一个output

  • outputparts

    空